【导语】近日，电子设计自动化软件巨头Cadence与台积电（TSMC）宣布深化长期合作，旨在通过优化设计流程、硅验证IP和技术协作，加速3D-IC与先进工艺节点芯片的上市时间。此次合作覆盖台积电N2P、N5和N3等多个工艺节点，Cadence将提供尖端AI驱动的设计解决方案，进一步拓展至芯粒、SoC、先进封装及3D-IC等领域。双方的合作不仅涉及N2P和A16™技术的认证工具与流程，还扩展了对台积电3DFabric®设计与封装的支持，共同推动3D-IC技术的创新与发展。
驾趣智库讯 据外媒报道，电子设计自动化软件公司Cadence宣布与台积电（TSMC）深化长期合作，通过认证设计流程、硅验证IP及持续技术协作，加速3D-IC与先进工艺节点的芯片上市时间。
作为台积电N2P、N5和N3工艺节点的IP供应商，Cadence持续为台积电生态系统提供尖端人工智能（AI）驱动设计解(jiě)决(jué)方(fāng)案(àn)，涵(hán)盖(gài)从(cóng)芯(xīn)粒(lì)（chiplets）、SoC到(dào)先(xiān)进封装及3D-IC等横向应用领域。
此次深度合作包含台积电N2P和A16™技术的认证工具与流程，为台积电的A14技术奠定基础，并通过扩展对台积电3DFabric®设计与封装的支持，进一步释放3D-IC的潜力。此外，双方正基于(yú)现有的N3P设计解决方案，扩展了对新发布的台积电N3C技术的工具认证。
N2P与A16 AI芯片设计
Cadence正通过认证工具与优化IP推动台积电先进的N2P和A16™工艺节点的AI芯片设计创新。为巩(gǒng)固(gù)其(qí)在(zài)存(cún)储(chǔ)器(qì)IP领(lǐng)域的(de)地(de)位(wèi)，Cadence为(wèi)N2P工(gōng)艺(yì)节(jié)点(diǎn)提(tí)供(gōng)TSMC9000预(yù)流(liú)片(piàn)认(rèn)证(zhèng)的(de)DDR5 12.8G IP。Cadence®数(shù)字(zì)、定(dìng)制(zhì)/模(mó)拟(nǐ)设(shè)计(jì)及(jí)热(rè)分析解决方案(àn)均(jūn)已(yǐ)获(huò)得(de)台(tái)积(jī)电(diàn)N2P和(hé)A16技术认证。结合双方在AI驱动的N2P数字设计解决方案方面的持续合作，包括利用大型语言模型（LLM），这些进步将在改进未来工艺节点的数字设计流程方面发挥重要作用。
支付宝扫一扫
- 微信扫一扫
